LCMXO1200C-4TN144C FPGA – Field Programmable Gate Array 1200 LUTs 113 IO 1.8 /2.5/3.3V -4 Spd
♠ Vörulýsing
Eiginleiki vöru | Eiginleikagildi |
Framleiðandi: | Grind |
Vöruflokkur: | FPGA - Field Programmable Gate Array |
RoHS: | Upplýsingar |
Röð: | LCMXO1200C |
Fjöldi rökfræðilegra þátta: | 1200 LE |
Fjöldi inn/úta: | 113 I/O |
Framboðsspenna - mín: | 1,71 V |
Framleiðsluspenna - Hámark: | 3.465 V |
Lágmarks rekstrarhiti: | 0 C |
Hámarks vinnsluhiti: | + 85 C |
Gagnahraði: | - |
Fjöldi senditækja: | - |
Festingarstíll: | SMD/SMT |
Pakki/hulstur: | TQFP-144 |
Pökkun: | Bakki |
Merki: | Grind |
Dreift vinnsluminni: | 6,4 kbit |
Innbyggt vinnsluminni blokk - EBR: | 9,2 kbit |
Hæð: | 1,4 mm |
Lengd: | 20 mm |
Hámarksnotkunartíðni: | 550 MHz |
Rakaviðkvæmur: | Já |
Fjöldi rökfræðilegra fylkisblokka - LABs: | 150 LAB |
Rekstrarframboðsstraumur: | 21 mA |
Rekstrarspenna: | 1,8 V/2,5 V/3,3 V |
Vörugerð: | FPGA - Field Programmable Gate Array |
Verksmiðjupakkningamagn: | 60 |
Undirflokkur: | Forritanleg rökfræði ICs |
Heildarminni: | 15,6 kbit |
Breidd: | 20 mm |
Þyngd eininga: | 1.319 g |
Óstöðugt, óendanlega endurstillanlegt
• Augnablik-kveikt – virkjar á míkrósekúndum
• Einn flís, ekki þarf utanaðkomandi stillingarminni
• Frábært hönnunaröryggi, enginn bitastraumur til að stöðva
• Endurstilla SRAM byggða rökfræði á millisekúndum
• SRAM og óstöðugt minni forritanlegt í gegnum JTAG tengi
• Styður bakgrunnsforritun á óstöðuglegu minni
Svefnstilling
• Leyfir allt að 100x lækkun á kyrrstöðustraumi
TransFR™ endurstilling (TFR)
• Rökfræðiuppfærsla á vettvangi á meðan kerfið er í gangi
Hár I/O til Logic Density
• 256 til 2280 LUT4s
• 73 til 271 I/Os með víðtækum pakkavalkostum
• Þéttleikaflutningur studdur
• Blýlausar/RoHS samhæfar umbúðir
Innbyggt og dreift minni
• Allt að 27,6 Kbita sysMEM™ Innbyggð blokkarvinnsluminni
• Allt að 7,7 Kbits dreift vinnsluminni
• Sérstök FIFO stjórnunarrökfræði
Sveigjanlegur I/O buffer
• Forritanleg sysIO™ biðminni styður fjölbreytt úrval viðmóta:
– LVCMOS 3.3/2.5/1.8/1.5/1.2
– LVTTL
- PCI
– LVDS, Bus-LVDS, LVPECL, RSDS
sysCLOCK™ PLL
• Allt að tveir hliðrænir PLLs á hvert tæki
• Klukka margfalda, deila og fasaskiptingu
Stuðningur á kerfisstigi
• IEEE staðall 1149.1 Boundary Scan
• Oscillator um borð
• Tæki starfa með 3,3V, 2,5V, 1,8V eða 1,2V aflgjafa
• IEEE 1532 samhæfð forritun í kerfinu